excel表格_excel函数公式大全_execl从入门到精通
三十年河东，三十年河西？2024-05-19 05:59:28
最近几天，贸易争端又有新的变化。假设我们做最坏的打算，遭受到了全面的技术封锁，后果如何呢？
首先我们要区分全面技术封锁和针对个别企业技术封锁的不同。单独一个企业如果遭受一个国家全方位的技术封锁时，确实是无能为力的。但是，如果是一个国家遭受到了另外一个国家的技术全面封锁，对这个国家的企业来讲，反而风险变小了。为什么呢？
当一个企业遭受技术封锁时，它面对的其它竞争对手可以采用国外进口的元器件与其竞争，对它来说就是一个不公平的竞争。但是，如果全国的企业都同时遭到了进口元器件的封锁。对国内的整机厂商来说，所有的企业都处于同一个起跑线上。他们面对的情况是：
由于全面封锁，国外的竞争对手无法进入国内市场，不需要担心国外竞争对手的竞争。由于全面封锁，国内整机厂商无法购买先进的国外设备和元器件，只能采购国内的元器件。以手机厂商为例，原来需要采购国外的显示屏，现在只好采购国产屏，虽然性能有下降，但是国内所有的产品都只能采用国产屏，不用担心降维打击的问题。原来采购国外的芯片，现在只能采购国产芯片，大家都处在同一个水平线上，企业生存没有问题。对于Foundry公司来说，原来需要采购进口的光刻机和园晶材料，现在只能采购国产的光刻机和园晶。原来可以做到28nm的工艺，现在只能做到0.18微米的工艺加工，但是由于遭受全面封锁，所有的国内设计公司只能选在在国内加工，因此Foundry公司的竞争也是公平的，不需要考虑国外先进Foundry的竞争。对于芯片设计公司来说，原来可以用最先进的工艺加工，现在国内所有的设计公司都采用国产工艺加工，大家处于同一个起跑线，不会被国外公司打垮。因为遭受全面封锁后，所有的国外产品都无法进入了。设计公司原来采用国外的EDA工具进行设计，现在只能采用国产EDA工具或者人工设计，芯片质量可能下降，但是国内竞争对手都同等水平下降。特别是：魏少军教授多次提到，国内芯片设计公司的水平过于依赖foundry工艺的水平和EDA工具的水平，缺乏独立自主的工艺研发能力和流程设计能力。如果受到封锁后，设计水平高的企业可以利用不太先进的工艺和不太先进的EDA工具也能做出高水平的芯片来，而设计水平低的企业由于过分依赖EDA工具和先进工艺，竞争力就会下降，对国内IC设计产业来讲，反而促进了底层技术的研发和提升。对于EDA公司来讲，原来竞争对手有国外的几大EDA公司，现在国外EDA公司被封锁了，只能采用国产EDA软件工具。因此国内EDA公司也不用担心生存的问题。对于最终消费者，原来可以使用很先进的手机，现在由于无法购买具有国外先进零部件的手机，只能采购全产业链的国产手机，国产手机的性能比之前下降了很多，但还是具备基本的功能，还是可以解决基本的打电话和上网需求的。
通过上述分析，可以看到，在全面封锁的初期，所有的国内公司的技术水平都大幅下降了一个台阶。原来我们国内公司由于使用国外零部件，技术水平大约是80分，国外公司的水平是90分。被封锁后，我们国内公司的水平下降到了60分，但是这个60分不需要和90分竞争，因此也能生存。
但是，60分不是我们的目标，我们的目标是：在全面封锁的条件下，逐步从60分提高自己在所有产业链的技术水平，每5年提高5分，争取利用30年的时间提到到90分的水平，与国外最先进的水平相当。这样，当30年之后全面封锁解禁时，我们就不再害怕任何国际上最先进水平的竞争，因为我们经过30年的潜心研究，已经赶上国际最先进水平了。
最怕的是，全面封锁仅仅过了5年，就解禁了。这时，我们的水平刚刚提高到65分，与国外的90分差距甚远。由于所有的上下游产品都采用了国产设备，短期内公司还不能在技术上全面切换到国外最先进的上下游产业链上，拿65分的产品与国外的90分的产品竞争，则会全面败北，公司很可能全面垮掉。所有产业链上的公司很难能都被国外公司掌控。
通过上述分析，对于全面封锁我们做最坏的打算，还不是最差的结果。只要我们潜心研究30年，通过30年的积累，到2049年建国100年时，我们也可以自豪地说：中国人民从此站起来了，这一次不是从1949年的三座大山的压迫下站起来了，而是从技术遭受封锁的大山压迫下站起来了。
中国有一句古话：“三十年河东，三十年河西”，我把它修改为： “三十年洋东，三十年洋西”。这个洋就是指广阔的太平洋。让我们再过三十年，看风水是否轮流转，这次转到了太平洋的西面了？前提是：我们要潜心努力30年，咬定青山不放松！
-------------------------------------
-------------------------------------
每个工程师都应该贡献一份自己的力量来助推国内IC产业，下面是我的抛砖引玉，希望更多人从事类似工作。
Runset工程师的高校培养供给侧改革
目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。
不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作，因为二者的薪酬水平还是有一定差距的。
由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？
首先分析一下该领域对工程师人数的需求，目前中国大陆大约有10个左右的Foundry厂商，假设每个公司需要10名工程师，则累计需要100多名专职的工程师。除此之外，IC Fabless设计公司仅有少数公司有兼职工程师的需求，即该工程师不仅需要会Runset开发及QA，还要从事IC设计工作。这类公司数目大约有100个，假设每个公司需要1人，则累计也需要100人左右。2类公司合计总人数需求为200名左右。
从上述数据可以看到，在人才供给端，一个全国每年仅有几百人新增需求的领域，任何高校都不会专门设置这样一个专业来进行培训。在人才需求端，用人单位的策略是：既然不能直接找到有经验的工程师，就干脆找应届毕业生，然后公司通过内部培训来逐步提升工程师的水平。
看上去，这个策略也不错。但是，用人单位内部培训有一个问题：内部内容偏重于实用化操作，比较忽视理论和原理的培训。这个问题在IC设计的其它领域并不突出，原因是：高校的微电子领域课程中有大量的理论和原理的学习，针对IC设计本身的原理，学生在学习期间已经掌握得很好了，到了工作岗位上，他重点是进行实用化工程和学习和应用。而在Runset领域，由于招聘的学生在该领域既没有理论基础，也没有实践经验，他工作后要快速提高自己的水平有一定局限性。
为了解决上述问题，我提出一个Runset人才培养的新方案：由在工业界工作了多年既有理论基础又有实践经验的工程师在高校学生中开设一个专门培训Runset人才的培训班。该培训班的特点是：
1每班培训人数20人，采用小班培训，个性化辅导。
2培训中既有理论基础，也有实践操作。
3培训完全免费。
4培训对象：高校研究生或者本科生微电子领域，也可以是数学、物理等专业理论比较好的学生。选择部分非微电子专业学生的原因是：微电子专业学生更倾向于从事IC设计。当然，如果微电子专业的学生感兴趣，也欢迎参加。
5培训时间为每周一天，总计10周。
6培训地点，选择在北京高校的培训教室，最好有上机实习环境。
通过上述培训，达到如下目标：
1学生应聘Runset开发与QA职位的成功率明显提升。
2用人单位招聘培训后的学生，可立即投入项目开发工作，减少内部培训时间。
3学生的理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。
附录1：培训主要内容
培训中的DRC原理介绍：
培训中的LVS原理介绍：
培训中的RCX 原理介绍
培训内容主要有：
DRC Rule的开发和验证 a. 基本规则Width, Spacing, Enclosure, Overlap的描述与开发
b. 带有约束条件的规则描述与开发：Line End Spacing, Run LengthSpacing, Rectangle Enclosure, End ofLine Enclosure, Voltage DependSpacing, Array Contact Spacing等。
c. 天线效应规则（Antenna Rule)的描述与开发
d. 与密度相关的规则（Density Rule)的描述与开发
e. 复杂器件规则（Device Rule)的描述与开发
f. 先进工艺带有FinFet，离散点规则的描述与开发
g. 采用自动test pattern生成工具进行DRC Rule的验证
h. 层次化（hierarchical）与扁平化（flatten）的比较
h. 分析和优化DRC Rule的规则
i. 主流DRC软件工具的语法简介。
2. LVS Rule的开发和验证
a. 工艺连接关系的建立
b. 基本器件MOS, RES, DIO, CAP, BJT, VARACTOR, MIM的描述
c. 识别层与器件Terminal的定义
e. 器件属性Property的计算
f. WPE效应的计算
g. ERC的检查
h. LVS Option的含义
i. 自动test pattern生成工具进行LVS Rule的检查
j. 主流DRC软件工具的语法简介。
3. RCX Rule的开发和验证
a. 工艺纵向（Cross View）图的描述含义
b. 如何把原始工艺纵向描述图转换为itf（mipt, ict)格式的文件？
c. 如何把itf（mipt, ict)文件转换为命令文件？
d. 如何把RCX的命令文件与LVS命令文件结合，提取寄生参数？
e. 3维计算与2.5维计算的原理和应用
f. 如何比较不同工具的精度？beol与meol的比较。
g. 自动test pattern生成工具进行RCX Rule的验证
4. ESD/Latch up Rule的开发与验证
a. 常见ESD, Latch up Rule的描述
b. 隔离或者挡住问题是Latch up Rule的关键问题
c. 如何书写隔离或者挡住规则
d. 如何书写Total Width的规则
e. 如何书写电阻计算的规则
f. 实际运行结果分析
5. Pcell QA的应用
a. 自动把Pcell CDF数据包括最大值、最小值导入excel表格
b. 自动比较不同版本的Pcell不同
c. 自动比较Pcell参数与Spice Model的不同
d. 自动对Pcell参数进行全面组合的LVS验证
e. 自动对Pcell的连接关系和Terminal进行验证
f. 自动对Pcell的Call Back函数进行验证
g. 自动对Pcell进行前后仿真，比较与设计需求的误差
h. 自动对Pcell进行ERC的验证
i. 自动对Pcell进行全面组合的DRC验证
j. 自动对参数设置进行分组管理，减少设置工作量
附录2：培训反馈
上海培训反馈：
公司在上海举行了一次面向工程师的免费“DRC/LVS/RCX Runset"培训，该培训借鉴了互联网的互动模式，通过自下向上的方式吸引来自不同公司的工程师参加该培训，受到了广大工程师的热烈欢迎。
培训讲师具有10年以上的Runset核心算法开发经验和10年以上的Runset应用开发经验，在两天地时间内，深入浅出地把DRC/LVS/RCX的原理和应用做了系统性和专业性的介绍，并且与工程师进行了深入交流和讨论。
一位参与培训的工程师反馈：之前我对DRC/LVS/RCX都有过全面地使用，也修改过DRC/LVS/RCXRunset，但是没有一个系统性和原理性的深入理解，通过培训，我掌握了这些领域的基本原理和应用背景，对我今后工作大有益处。
另一位工程师反馈：之前我也参加过类似的Runset培训，但是该类培训仅仅是从语法上讲DRC/LVS/RCXRunset，没有从Design rule与Runset的联系本质上讲述，而本次培训侧重于如何理解DesignRule的精确含义，如何把Design Rule转换成Runset这个角度进行了详细讲述。这个角度的讲述是国内第一次听到，这是一个需求导向性的培训，而不是传统的过程导向型的培训，实用性远远大于其它类型的培训。
还有一位工程师反馈：我之前修改过Foundry提供的DRC Runset，也检查发现过Foundry提供的Runset的错误，但是不知道如何系统地对Runset进行验证，本次培训不仅讲述了Runset如何开发，而且重点讲述了Runset如何进行准确全面地验证，掌握了该方法对我今后验证Runset的准确性很有帮助。
总结工程师的反馈，本次培训的内容核心为3点：
1. 如何准确地理解Design rule的含义
2. 如何把Design Rule转换为DRC/LVS/RCXCode
3. 如何验证DRC/LVS/RCX Code与Design Rule的一致性
传统的培训仅仅讲述第2点，并且是仅仅讲述第2点的Code语法描述，不讲述Design Rule到Code的转换原理和思路。而本次培训把全流程进行了充分的讲解和分析，是对传统培训的一个根本性的变化。
深圳培训反馈：
公司在深圳举行了DRCRunset/LVS Runset/RCX Runset/ESD_Latchup Runset和Pcell QA的培训，与在上海/北京的培训内容相比，本次培训增加了如何通过xcal工具快速阅读和理解DRC code的内容，培训内容随着听众的反馈和建议一次比一次丰富，受到了工程师的好评。
一位参加深圳培训的工程师写到：“感谢2位博士给我们带来精彩的drc/lvs/esd/rcx/pcell等方面的介绍。你们辛苦了! 也期待两位博士再次来深圳介绍新的产品。作为同为eda届的同行，深知自主研发eda是一条及其艰难的路。但庆幸的是，有这样的国内企业一直在这个领域坚持着。真心希望国内能够多一些这样的企业，去从最基础的eda软件层面来帮助我们国内企业提高设计质量，提升产品竞争力。”
另一位工程师写道：“培训很精彩，受益良多，下次还捧场。中国芯发展太需要这样的企业了。”
附录3：典型Runset开发与QA职位招聘需求：
-----------------------------------------------------
职责描述：
1. 负责DRC LVS XRC Command file撰写与Maintain ;
2. 熟悉PDK 开发及维护 ;
3. 熟悉PDK开发及维护;
4. 良好的沟通能力及责任心。
任职要求：
1.本科以上学历，3 年PDK相关经验;
2. 熟悉drc lvs xrc并具备完整开发经验;
3. 熟悉使用shell。
--------------------------------------------------------
岗位描述: Runset开发
1、熟悉半导体工艺流程、器件物理结构
Familiar with semiconductor process flow,device physical structure
2、掌握物理验证工具，并能够独立开发DRC/LVS
Proficient at physical verification tools, to develop DRC/LVS independently
3、掌握寄生参数抽取工具，并能够独立开发LPE
Proficient at parasitic parameter extract, to develop LPE independently
4、掌握版图设计工具，能够独立完成DRC/LVS/LPE的验证
Proficient at Virtuoso, completeDRC/LVS/LPE verification independently
5、学习TCL/perl等脚本语言，实现开发与验证自动化
To study TCL/perl script, realize Runsetdevelopment and verification automatization
6、客户PDK-Runset方面的设计支持
PDK application support at customer'srequest
7、工程师的PDK知识培训
Engineer's PDK knowledge training
8、其他：完成部门经理（上级主管）交办的其他任务。
Other: complete the tasks assigned bydepartment manager.
所需教育水平与技能 (EDUCATION ANDEXPERTISE REQUIRED)
1、电子工程，半导体物理，微电子等专业大学本科毕业以上。
Bachelor degree, or above, in EE，semiconductor physics, microelectronics etc.
2、具备较扎实的半导体物理、器件和相关的集成电路制造工艺知识，并熟悉代工厂的集成电路设计支持流程
Solid knowledge in semiconductor physics,device physics and IC processes, familiar with foundry's IC design supportflow.
3、在集成电路设计公司或代工企业有3年以上独立从事DRC/LVS/版图设计/PDK集成等文件编写和验证方面的工作经验，或有相关经验的优秀应届本科毕业生/研究生；
Above 3 year working experiences withDRC/LVS/layout/PDK-integration in IC design house or foundry(BS/MS graduatewell experienced in related IC design support package is also acceptable).
4、熟练使用EXPERT和CADENCE-LAYOUT等集成电路版图设计工具，熟练使用DRACULA/CALIBRE/PAS等相关工具。
Well experienced in EXPERT and CADENCE EDAlayout tools and experienced in DRACULA/CALIBRE/PAS tools.
5、熟悉UNIX操作系统
Very familiar with UNIX
6、流利的英语说、写、读流利。
Proficient English in speaking, writing,listening.
4.能用RCX提取后仿真网表；
5.良好的中英文阅读、文档写作能力（英语六级）；
6.吃苦耐劳，富有团队协作精神；有责任心、工作积极主动。
4、English communication skill is preferred
标签: 如何用excel分析薪酬的离散